智慧树知道电子线路与数字逻辑-智慧树-知到-题库零氪试题及答案

第一章测试

1、求一个逻辑函数的反函数可采用对偶定理。

2、对一个逻辑表达式采用公式化简法，得到的最简与或表达式不一定相同。

3、一组四位二进制数组成的BCD码能表示十六以内的任何一个十进制数。

4、表示任意两位无符号十进制数需要 位二进制数。
    A、6
    B、7
    C、8
    D、9

5、标准或-与式是由 构成的逻辑表达式。
    A、与项相或
    B、最小项相或
    C、最大项相与
    D、或项相与

6、函数F =AB +BC，使F=1的输入ABC组合为
    A、ABC = 000
    B、ABC = 010
    C、ABC = 101
    D、ABC = 110

7、在下列各组变量取值中，能使函数F（A,B,C,D）=∑m（0,1,2,4,6,13）的值为1的是 。
    A、1100
    B、1001
    C、0110
    D、1110

8、在四变量卡诺图中有 个小方格是“1”。
    A、13
    B、12
    C、6
    D、5

9、若将一个异或门（设输入端为A、B）当作反相器使用，则A、B端应 连接。
    A、A或B中有一个接高电平
    B、A或B中有一个接低电平
    C、A和B并联使用
    D、不能实现

10、下列四种类型的逻辑门中，可以用 实现与、或、非三种基本运算。
    A、与门
    B、或门
    C、非门
    D、与非门

第二章测试

1、一般而言，同类型的门电路带下一级电路门的个数是不受限的。

2、集电极开路门可以实现高电压、大电流驱动。

3、三极管作为开关时工作区域是 。
    A、饱和区+放大区
    B、击穿区+截止区
    C、放大区+击穿区
    D、放大区+截止区

4、某集成电路芯片，查手册知其最大输出低电平VOL（max）=0.5V，最大输入低电平VIL（max）=0.8V，最小输出高电平VOH（min）=2.7V，最小输入高电平VIH（min）=2.0V，则其低电平噪声容限VNL= 。
    A、0.4V
    B、0.6V
    C、0.3V
    D、1.2V

5、某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= 。
    A、8
    B、10
    C、40
    D、20

6、已知图示电路中各MOSFET管的=2V，若忽略电阻上的压降，则电路 中的管子处于导通状态。 ① ② ③ ④
    A、①
    B、②
    C、③
    D、④

7、以下电路图是（ ）
    A、与非门
    B、或非门
    C、反相器
    D、三态门

8、OC门在使用时须在（ ）之间接一电阻。
    A、输出与地
    B、输出与外接电源
    C、输出与输入
    D、输入与外接电源

9、TTL门电路的灌电流负载发生在输出（ ）电平情况下。负载电流越大，则门电路输出电压越（ ）。
    A、低，高
    B、高，低
    C、低，低
    D、高，高

10、如图示LSTTL门电路，当=0时，F 的状态为 。
    A、
    B、
    C、F=AB
    D、

第三章测试

1、组合逻辑电路中的冒险是由于 引起的。
    A、电路未达到最简
    B、电路有多个输出
    C、电路中的时延
    D、逻辑门类型不同

2、在二进制译码器中，若输入有4位代码，则输出有 个信号。
    A、2
    B、4
    C、8
    D、16

3、当二输入与非门输入为 变化时，输出可能有竞争冒险。
    A、01→10
    B、00→10
    C、10→11
    D、11→01

4、在图中，能实现函数的电路为 。
    A、电路（a)
    B、电路（b)
    C、电路（c)
    D、都不是

5、组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。

6、多位加法器采用超前进位的目的是简化电路结构。

7、用4选1数据选择器实现一个四变量的组合逻辑函数，其答案是不唯一的。

8、普通编码器在任何时刻只允许有1路有效信号到达编码器的输入端。

9、编码器的特点是允许同时输入多个编码信号，且只对其中优先权最高的信号进行编码。

10、当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。

第四章测试

1、如图所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。
    A、SR=0
    B、SR=1
    C、S+R=0
    D、S+R=1

2、假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。
    A、J=×，K=0
    B、J=0，K=×
    C、J=1，K=×
    D、J=K=1

3、如图所示为某计数器的时序图，由此可判定该计数器为 。
    A、十进制计数器
    B、九进制计数器
    C、四进制计数器
    D、八进制计数器

4、电路如图所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。
    A、101
    B、010
    C、110
    D、111

5、4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为 。
    A、0011或1011
    B、1000或1001
    C、1011或1110
    D、0011或1111

6、在设计稳定性和工作频率要求较高的中大规模时序系统时一般采用同步时序电路来设计。

7、所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。

8、若要设计一个能产生序列信号001111011的移位寄存器序列信号发生器，则至少需要4个触发器。

9、移位寄存器除了可以寄存代码，还可实现数据的串行－并行转换，但不能用于数值运算和处理。

10、对于维持阻塞结构的D触发器，当CP=1期间，输入信号D由1跳转到0，则由于=D，输出状态Q也由1跳转到0。

第五章测试

1、单稳态触发器的主要用途是（ ）。
    A、整形、延时、鉴幅
    B、延时、定时、存储
    C、延时、定时、整形
    D、整形、鉴幅、定时

2、为了将正弦信号转换成与之频率相同的脉冲信号，可采用（ ）。
    A、多谐振荡器
    B、移位寄存器
    C、单稳态触发器
    D、施密特触发器

3、自动产生矩形波脉冲信号为（ ）。
    A、施密特触发器
    B、单稳态触发器
    C、T触发器
    D、多谐振荡器

4、已知某电路的输入输出波形如图所示，则该电路可能为（ ）。
    A、多谐振荡器
    B、双稳态触发器
    C、单稳态触发器
    D、施密特触发器

5、由555定时器构成的电路如图所示，该电路的名称是（ ）。
    A、单稳态触发器
    B、施密特触发器
    C、多谐振荡器
    D、SR触发器

6、单稳态触发器的两个状态分别是稳态和暂稳态。

7、利用多谐振荡器可以实现脉冲延时功能。

8、将三角波变换为矩形波，需选用（ ）。
    A、单稳态触发器
    B、施密特触发器
    C、多谐振荡器
    D、双稳态触发器

9、滞后性是（ ）的基本特性。
    A、多谐振荡器
    B、施密特触发器
    C、T触发器
    D、单稳态触发器

10、当555定时器正常工作情况下，8脚电压为15V，5脚电压为12V，6脚电压为11V，2脚电压为5.5V，则定时器的3脚输出为（ ）。
    A、低电平
    B、高电平
    C、保持
    D、不确定

第六章测试

1、8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，若输入数字量只有最高位为1时，则输出电压为（ ）V。
    A、0.039
    B、2.56
    C、1.27
    D、都不是

2、D/A转换器的主要参数有（ ）、转换精度和转换速度。
    A、分辨率
    B、输入电阻
    C、输出电阻
    D、参考电压

3、如图所示R-2R网络型D/A转换器的转换公式为（ ）。
    A、
    B、
    C、
    D、

4、DAC的满程电压一定时，数字位位数越高，能够分辨的电压越大。

5、权电流DAC通常采用恒压源取代电阻网络。

6、8位二进制权电阻DAC，其权电阻分别为R、2R、4R、…、256R。

7、DAC的转换误差通常用满量程的百分数来表示。

8、T型和倒T型（R-2R型）电阻解码网络DAC的优点是只有两种电阻值R和2R，可更好地克服权电阻网络DAC中电阻阻值相差太大的缺点，有利于生产制造。

9、权电流DAC通常具有比权电阻网络DAC和倒T形电阻网络DAC更高的转换精度。

10、权电流DAC通常采用恒压源取代电阻网络。