智慧树知道数字电子技术(广东工业大学)-智慧树-知到-题库零氪网课答案

日期:2022-06-25 07:48:50

绪论

1、世界上第一块集成电路芯片诞生于1947年。( )

第一章测试

1、4位二进制数的最大数是1111B( )

2、4位八进制数的最大数是8888O( )

3、4位十六进制数的最大数是FFFFH( )

4、与4位二进制数的最大值等值的十进制数是15( )

5、与4位八进制数的最大值等值的十进制数是4038( )

6、与4位十六进制数的最大值等值的十进制数为65535( )

7、二进制数(1011.11)2 的十进制数是11.3( )

8、十进制数 (26.335)10 转换成二进制数是= (11010.011) 2( )

9、(000101010000)8421BCD 是(150)10也是(96)16( )

10、用 BCD 码表示十进制数(36)10 = ( 00110111)8421BCD( )

第二章测试

1、两个变量的异或运算和同或运算之间是反逻辑的关系。( )

2、代入定理中对代入逻辑式的形式和复杂程度有限制。( )

3、将一个约束项写人逻辑函数式或不写入逻辑函数式,对函数的输出有影响。( )

4、将一个任意项写人逻辑函数式或不写入逻辑函数式,对函数的输出无影响。( )

5、去掉 无关项才能得到更简单的逻辑函数化简结果。( )

6、逻辑运算是逻辑变量与及常量之间逻辑的算术运算,是数量之间的运算。( )

7、在逻辑代数中交换律和普通代数的运算规则是相同的。( )

8、在逻辑代数中互补律和普通代数的运算规则是相同的。( )

9、反演定理是对任一逻辑式Y,若将式中与或互换、01互换,可以得到Y’ 。( )

10、逻辑代数是一个封闭的代数系统,它由一个逻辑变量集,常量0和1以及“与”、“或”、“非”三种基本运算所构成。( )

第三章测试

1、多个二极管门电路可以串联使用。( )

2、CMOS反相器输出的高、低电平值与负载电流无关。( )

3、OC和OD门在使用时其输出端必须外接上拉电阻和电源。( )

4、任何输出结构的逻辑门输出端并联时都能实现“线与”逻辑。( )

5、CMOS传输门的输出端和输入端是不能互换的。( )

6、TTL反相器的输入端悬空时相当于接入低电平。( )

7、三态输出缓冲器的用途不包括有以下几种:( )
    A、总线结构
    B、数据双向传输
    C、线与逻辑
    D、双向模拟开关
    E、电平变换

8、OC和OD门不可以实现的功能是:( )
    A、总线结构
    B、数据双向传输
    C、线与逻辑
    D、双向模拟开关
    E、电平变换

9、图中电路由TTL逻辑门构成,输出端的逻辑电平是:( ) image.png
    A、高电平
    B、低电平
    C、高阻态
    D、不确定

10、图中电路由CMOS逻辑门构成,输出端的逻辑电平是:( ) image.png
    A、高电平
    B、低电平
    C、高阻态
    D、不确定

第四章测试

1、在二—十进制译码器中,未使用的输入编码应做约束项处理。( )

2、普通编码器在任何时刻只能对一个输入信号进行编码。( )

3、优先编码器的输入信号是相互排斥的,不容许多个编码信号同时有效。( )

4、编码和译码是互逆的过程。( )

5、共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。( )

6、3位二进制编码器是3位输入、8位输出。( )

7、组合逻辑电路的特点是:任何时刻电路的稳定输出,仅仅取决于该时刻各个输入变量的取值,与电路原来的状态无关。( )

8、半加器与全加器的区别在于半加器无进位输出,而全加器有进位输出。( )

9、串行进位加法器的优点是电路简单、连接方便,而且运算速度快。( )

10、二进制译码器的每一个输出信号就是输入变量的一个最小项。( )

第五章测试

1、判断题 触发器的状态通常指输出端Q的状态( )。

2、由或非门构成的SR锁存器,在S = 1,R = 0时,锁存器的输出状态为“0”( )。

3、电平触发的触发器存在“空翻”现象( )。

4、时序逻辑电路的输出仅取决于当时的输入信号,与电路原来的状态无关( )。

5、存储8位二进制信息需要8个触发器( )。

6、若某时序逻辑电路的状态转换图中没有无效状态,则不存在自启动问题( )。

7、由或非门构成的SR锁存器,当( )时,锁存器的输出保持原状态不变。
    A、S = 1,R = 0
    B、S = 0,R = 1
    C、S = 0,R = 0
    D、S = 1,R = 1

8、触发器图形符号中,C1前面的“>”表示( )。
    A、低电平有效输入
    B、高电平有效输入
    C、脉冲触发
    D、边沿触发

9、T触发器的特性方程是( )。
    A、image.png
    B、image.png
    C、image.png
    D、image.png

10、四种触发器中,有约束条件的是( )。
    A、SR触发器
    B、D触发器
    C、JK触发器
    D、T触发器

11、下列电路中,( )不是时序逻辑电路。
    A、触发器
    B、计数器
    C、移位寄存器
    D、译码器

12、要构成1位十进制计数器,至少需要( )触发器。
    A、2个
    B、4个
    C、8个
    D、10个

13、对十进制加法计数器74160,假设初始状态为0000,当输入15个计数脉冲后,输出状态为( )。
    A、1111
    B、0101
    C、1010
    D、1011

14、对四位二进制加法计数器74161,假设初始状态为0000,当输入10个计数脉冲后,输出状态为( )。
    A、1111
    B、0000
    C、1010
    D、1011

15、对扭环形计数器,假设初始状态为0000,当输入5个计数脉冲后,输出状态为( )。
    A、1100
    B、0011
    C、1111
    D、0111

第六章测试

1、从SRAM中读出数据以后,原来存储的数据保持不变。( )

2、一个SRAM有10位地址线、8位数据线,这它的存储容量1MB。( )

3、执行读出操作以后,DRAM存储单元中的数据会被破坏。( )

4、既然闪存能够擦除后重写,不能把它归类到只读存储器当中。( )

5、若存储器的容量为1024×8位,则地址代码应取8位。( )

6、CPLD是基于E2PRAM和乘积项的结构原理。( )

7、FPGA是基于SRAM和查找表LUT的结构原理。( )

8、Multisim具有较为详细的电路分析功能,用于设计、测试和仿真各种电子电路。( )

9、QuartusⅡ和Vivado不是为FPGA/CPLD芯片设计的集成化专用开发工具。( )

10、基于QuartusⅡ的开发流程主要包含:设计输入,综合、适配、约束、时序分析、仿真和下载等。( )

第七章测试

1、多谐振荡电路属于脉冲波形产生电路 ( )

2、施密特触发电路的回差电压越大,电路的抗干扰能力越强 ( )

3、触发信号决定了单稳态电路的暂稳态的停留时长 ( )

4、多谐振荡器有一个稳态和一个暂稳态 ( )

5、555 计时器可以连接成压控多谐振荡器 ( )

6、555定时器有清零端 ( )

7、单稳态触发电路在无触发信号时处于暂稳态 ( )

8、由555定时器接成单稳态电路,其脉冲宽度主要取决于555定时器的类型( )

9、555定时器的输入image.png, 输出image.png 为高电平 ( )

10、将555 定时器接成多谐振荡电路,应通过管脚2将反相输出接回输入端 ( )

第八章测试

1、A/D转换的一般步骤包括取样、保持、量化及编码4个过程。( )

2、香农采样定理:当采样频率Fs不小于输入模拟信号频谱中最高频率Fmax的两倍时,采样信号可以不失真地恢复原模拟信号。( )

3、两个量化电平之间的差值称为量化单位Δ,image.png 。( )

4、DAC的转换精度用转换速度和转换误差来描述。( )

5、DAC转换器的转换误差是实际输出模拟电压与理想输出模拟电压间的最大误差。( )

6、一般产品说明书中给出的ADC建立时间tset是从全0变为全1时的建立时间。( )

7、DAC的分辨率用于表征D/A转换器对输入模拟量变化的敏感程度。( )

8、ADC的分辨率用以说明A/D转换器对输出号的分辨能力。( )

9、设计一个AD采集系统,需要重点关注:采样频率、转换精度、时序规格、引脚功能描述和典型应用电原理图。其次要了解:技术规格、典型性能参数、易驱动特性、基准电压输入、电源和数字接口等。( )

10、DAC典型应用不单单是数模转换器,还可以有可编程电源、数字控制增益电路、波形发生器和衰减器等。( )