数字系统与逻辑设计中国大学mooc作业答案

日期:2023-01-31 05:05:21

第一章 数制与码制

第一章 数制与码制单元测验

1、与二进制数1110等值的十进制数是()
    A、12
    B、14
    C、49
    D、4

2、与十进制数17等值的二进制数是()
    A、10010
    B、11000
    C、10001
    D、01001

3、下面各十进制数中数字5的权为100的是()
    A、5387
    B、8520
    C、8025
    D、8250

4、下列各进制数,表示错误的是()
    A、(101)B
    B、(101)D
    C、(102)B
    D、(102)D

5、二进制数101111001转换成八进制数是()
    A、(341)8
    B、(571)8
    C、(205)8
    D、(102)8

6、二进制数101111001转换成十六进制数是()
    A、(BA8)16
    B、(BC8)16
    C、(197)16
    D、(179)16

7、十进制数+122的二进制补码是()
    A、01111010
    B、11111010
    C、01000101
    D、10000101

8、十进制数-34的二进制补码是()
    A、01011110
    B、10100010
    C、11011110
    D、01011101

9、将十进制数98转换为8421BCD码是()
    A、10011000
    B、11001011
    C、11111110
    D、11011100

10、余3码100011000011对应的十进制数为()
    A、9123
    B、876
    C、765
    D、590

11、十进制是具有10个数字的有权系统。

12、在二进制中,1+1=2。

13、带符号的二进制数11010的反码是10101。

14、二进制数的原码为10001,则它的补码是11110。

15、在带符号的二进制数中,最右边的那位是符号位。

16、16进制数有16个字符,其中有6个是字母字符。

17、BCD代表用二进制码表示的十进制数。

18、余3循环码具有逻辑相邻性。

19、在加法运算中,当两个相加的数都为正数或者都为负数时,就可能产生溢出。

20、在进行十进制数转换为十六进制数时,其整数部分不可以采用重复除以16取余的方法。

第一章 数制与码制单元作业

1、本章作业共有8题,每题的具体分值见评分标准

第二章 逻辑代数基础

第二章 逻辑代数基础单元测验

1、两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是( )
    A、与非
    B、或非
    C、同或
    D、异或

2、以下表达式中符合逻辑运算法则的是( )
    A、
    B、
    C、
    D、

3、当逻辑函数有n个变量情况下,共有( )个变量的取值组合。
    A、n
    B、2n
    C、
    D、

4、
    A、
    B、
    C、
    D、

5、下列等式中不正确的是( )。
    A、
    B、
    C、
    D、

6、
    A、1
    B、0
    C、任意
    D、高阻

7、
    A、
    B、
    C、
    D、

8、
    A、
    B、
    C、
    D、

9、以下各图中采用卡诺图化简法画包围圈的画法能够得到最简与或表达式的是( )
    A、
    B、
    C、
    D、

10、
    A、
    B、
    C、
    D、

11、在数字逻辑电路中,用0和1分别表示一个事物的两种不同逻辑状态,二者无大小之分。

12、若两个逻辑函数具有相同的真值表,则这两个逻辑函数必然相等。

13、

14、

15、如果或逻辑中有任何一个输入变量为1,则输出为1。

16、异或门的输入端只能为两个,不可以根据输入变量的数量任意添加。

17、反相器执行或非运算。

18、与非门不能用于产生或逻辑。

19、卡诺图化简法化简的结果一定是唯一的。

20、

第二章 逻辑代数基础单元作业

1、

第三章 门电路

第三章 门电路单元测验

1、下列各门电路中,能实现总线结构的门电路是 ( )
    A、TTL与非门
    B、CMOS与非门
    C、三态输出门电路
    D、集电极开路门电路

2、下列各门电路中,输出端可直接相连,实现“线与”逻辑的门电路是 ( )
    A、一般TTL与非门
    B、一般TTL或非门
    C、一般CMOS与非门
    D、集电极开路输出与非门

3、对TTL与非门多余输入端的处理,不能将它们( )
    A、接地
    B、悬空
    C、接正电源
    D、与有用输入端连在一起

4、
    A、20
    B、10
    C、5
    D、15

5、对四输入的TTL或非门,在逻辑电路中使用时,其中有二个输入端是多余的,对多余的输入端进行正确处理的方法是( )
    A、将多余输入端直接连接工作电源
    B、将多余输入端悬空
    C、将多余输入端接地
    D、将多余输入端通过一个电阻接工作电源

6、
    A、1.0V
    B、2.0V
    C、0.6V
    D、0.4V

7、下列各种门电路中,不能将输出端并联使用(输入端的状态不一定相同)的门电路是( )
    A、具有推拉式输出级的TTL电路
    B、TTL电路的OC门
    C、CMOS电路的OD门
    D、CMOS电路的三态输出门电路

8、图示各TTL门电路中的输出状态是高电平的门电路是( )
    A、
    B、
    C、
    D、

9、图示各TTL门电路中的输出状态是高阻态的门电路是 ( )
    A、
    B、
    C、
    D、

10、在图示电路中,为实现输出函数表达式的要求,在接法上有错的电路是( )
    A、
    B、
    C、
    D、

11、利用半导体二极管的单向导电性可构成半导体二极管门电路。

12、半导体三极管工作在开关状态时,其“开关闭合”状态是指半导体三极管工作在截止状态。

13、输入端噪声容限表示门电路的抗干扰能力,噪声容限值越大,表明抗干扰能力越强。

14、TTL门电路输入端悬空相当于输入低电平。

15、图示TTL与非门电路中,其输出是高电平。

16、图示CMOS与非门电路中,其输出是高电平。

17、CMOS电路和TTL电路连接时须满足如下条件:驱动电路必须能为负载电路提供合乎相应标准的高、低电平;驱动电路必须能为负载电路提供足够的驱动电流。

18、CMOS传输门可用作模拟开关。既可以传输数字信号,也可以传输模拟信号。

19、OD门工作时必须将输出端经外接上拉电阻RL接到电源上,外接上拉电阻RL的阻值可以是任意的。

20、三态输出门电路可实现数据双向传输,用于I/O端口。

第三章 门电路单元作业

1、

第四章 组合逻辑电路

第四章 组合逻辑电路

1、下列电路中,属于组合逻辑电路的是( )
    A、编码器
    B、计数器
    C、触发器
    D、寄存器

2、能实现从多个输入信号中选出一路信号作为输出的电路称为 ( )
    A、编码器
    B、数据选择器
    C、译码器
    D、数值比较器

3、把代码的特定含义翻译出来的过程称为 ( )
    A、数据选择
    B、编码
    C、译码
    D、奇偶校验

4、如需要判断两个二进制的大小或相等,可以使用 ( )
    A、奇偶校验器
    B、加法器
    C、数据选择器
    D、数值比较器

5、一个16选1数据选择器,其地址输入的位数为 ( )
    A、1
    B、4
    C、8
    D、16

6、若要实现数据分配的功能,可采用( )实现。
    A、编码器
    B、数据选择器
    C、译码器
    D、数值比较器

7、在数据传输系统中,需要使用多路复用器,可采用( )实现
    A、数据选择器
    B、数值比较器
    C、编码器
    D、译码器

8、
    A、010
    B、111
    C、101
    D、000

9、
    A、1101101
    B、1101110
    C、1011011
    D、0111011

10、全加器的结构特点为 ( )
    A、两个输入和两个输出
    B、三个输入和两个输出
    C、两个输入和三个输出
    D、两个输入和一个输出

11、在组合逻辑电路中,任意时刻的输出仅取决于该时刻的输入,与电路原来的状态无关。

12、组合逻辑电路逻辑功能的描述方法只有逻辑函数表达式和逻辑真值表。

13、把二进制码按一定的规律编排,使每组代码具有其特定含义的过程称为编码。

14、最简逻辑电路中的“最简”是指电路所用的器件数最少,器件之间的连线也最少。

15、在组合逻辑电路设计中,逻辑抽象就是将一个实际的逻辑问题抽象为一个逻辑函数,而这个逻辑函数通常用真值表的形式表示。

16、在组合逻辑电路设计中,不管选用何种器件,都要将逻辑函数表达式化为最简形式。

17、

18、能完成两个1位二进制数相加并考虑到来自低位进位的加法称为全加。

19、用4选1数据选择器实现一个三变量逻辑函数时,其电路的接法是唯一的。

20、

第四章 组合逻辑电路

1、

第五章 触发器

第五章 触发器单元测验

1、
    A、
    B、
    C、
    D、

2、
    A、或非门
    B、与非门
    C、异或门
    D、同或门

3、
    A、1种
    B、2种
    C、3种
    D、4种

4、
    A、
    B、
    C、
    D、

5、
    A、
    B、
    C、
    D、

6、
    A、
    B、
    C、
    D、

7、
    A、4, 4
    B、2048, 4
    C、10,4
    D、11,4

8、
    A、
    B、
    C、
    D、

9、
    A、
    B、
    C、
    D、

10、
    A、基本RS触发器
    B、主从RS触发器
    C、同步RS触发器
    D、边沿JK触发器

11、RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。( )

12、边沿JK触发器,在时钟信号CLK为高电平期间,当J=K=1时,状态会翻转一次。( )

13、

14、主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。( )

15、RS触发器的不定状态是指RS输入信号同时消失后(同时变为“0”或同时变为“1”),触发器转换到什么状态将不能确定,可能为1态,也可能为0态。 ( )

16、

17、或非门构成的SR锁存器初始输入信号为 S=1, R=0, 当输入信号改变为 S=0, R=0时,SR锁存器的输出置0。( )

18、半导体存储器工作时都具有读和写的功能。( )

19、主从JK触发器是没有约束条件的。( )

20、SR锁存器可以用作同步时序逻辑电路的存储单元。( )

第五章 触发器单元作业

1、

第六章 时序逻辑电路

第六章 时序逻辑电路单元测验

1、下列电路不属于时序逻辑电路的是
    A、移位寄存器
    B、编码器
    C、序列信号发生器
    D、计数器

2、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路
    A、没有触发器
    B、没有统一的时钟脉冲控制
    C、没有稳定状态
    D、输出只与内部状态有关

3、图示各逻辑电路中,为一位二进制计数器的是
    A、
    B、
    C、
    D、

4、从0开始计数的N进制增量计数器,最后一个计数状态为
    A、N
    B、N-1
    C、N+1
    D、2N

5、由n个触发器构成的计数器,最多计数个数为
    A、n个
    B、
    C、2n
    D、

6、若构成一个十二进制计数器,所用触发器至少
    A、12个
    B、3个
    C、4个
    D、6个

7、3位移位寄存器组成的环形计数器,其进制数为
    A、6进制
    B、8进制
    C、4进制
    D、3进制

8、4个触发器构成的8421BCD码计数器,其无关状态的个数为
    A、6个
    B、8个
    C、10个
    D、不定

9、由4位二进制计数器74LS161构成的任意进制计数器电路如图所示,计数时的最小状态是
    A、0000
    B、1111
    C、0110
    D、0001

10、由4位二进制计数器74LS161构成的任意进制计数器电路如图所示,计数器的有效状态数为
    A、16个
    B、8个
    C、10个
    D、12个

11、时序逻辑电路的输出不仅取决于当时的输入信号,还取决于电路原来的状态。

12、时序逻辑电路中不一定包含存储电路。

13、在同步时序电路中,所有触发器状态的变化都是在同一时钟信号操作下同时发生的。

14、移位寄存器只能串行输出。

15、在同步计数器中,触发器的翻转有先有后。

16、在下图电路中构成了同步二进制加法计数器。

17、74161使用的是同步置零的方式。

18、和同步计数器相比,异步计数器的结构相对简单。

19、时序电路的状态是用触发器状态的不同组合来表示的。

20、时序电路不存在竞争-冒险现象。

第六章 时序逻辑电路作业

1、

2、

3、

4、

5、

6、

7、

第七章 脉冲波形的产生和整形电路

第七章 脉冲波形的产生和整形电路

1、下列电路器件中具有回差特性的是
    A、RS触发器
    B、施密特触发电路
    C、JK触发器
    D、维持-阻塞D触发器

2、由555定时器构成的施密特触发电路,改变控制电压
    A、改变输出的幅值
    B、改变回差电压
    C、改变低电平的值
    D、改变高电平的值

3、由555定时器构成的施密特触发电路,电源电压为12V,无外加控制电压时,回差电压
    A、4V
    B、6V
    C、8V
    D、12V

4、由555定时器构成的单稳态电路,若电源电压为6V,则当暂稳态结束时,定时电容C上的电压为
    A、6V
    B、4V
    C、2V
    D、0V

5、由555定时器构成的单稳态电路,若电源电压为6V,则在稳定状态时,定时电容C上的电压为
    A、6V
    B、4V
    C、2V
    D、0V

6、单稳态电路输出脉冲的宽度取决于
    A、触发脉冲的宽度
    B、电源电压
    C、定时电容、电阻的数值
    D、触发脉冲的幅度

7、由555定时器构成的多谐振荡电路,增大定时电容C,则
    A、增大振荡频率
    B、增大占空比
    C、增大输出脉冲幅度
    D、增大振荡周期

8、由555定时器构成的多谐振荡电路,改变占空比的方法是
    A、改变电阻值
    B、改变电容值
    C、改变电源电压
    D、以上都可以

9、为产生周期矩形脉冲信号,应选用
    A、单稳态电路
    B、施密特触发电路
    C、多谐振荡电路
    D、计数器

10、在下图电路中,其占空比的取值范围是
    A、0<q<1
    B、0<q<0.5
    C、0.5<q<1
    D、0.5q1

11、施密特触发电路在电路状态转换时,电路内部形成了正反馈的过程。

12、施密特触发电路可用于波形变换、脉冲整形和脉冲鉴幅。

13、单稳态电路的暂稳态维持时间长短和触发脉冲的宽度有关。

14、单稳态电路能够从暂稳态自动返回稳态。

15、单稳态电路的暂稳态通常都是靠RC电路的充放电过程来维持的。

16、多谐振荡电路需要外加触发信号才能产生周期矩形脉冲。

17、在多谐振荡电路中接入石英晶体可以提高频率的稳定性。

18、由555定时器接成的施密特触发电路不能调节回差电压。

19、由555定时器接成单稳态电路的暂稳态时间与电源电压有关。

20、由555定时器接成多谐振荡电路的振荡周期与外接的电阻和电容取值相关。

第七章 脉冲波形的产生和整形电路

1、

2、

3、

4、

5、

6、

第八章 数-模和模-数转换

第八章 数-模和模-数转换

1、在以下A/D转换器中,转换速度最快的是
    A、双积分式A/D转换器
    B、逐次比较型A/D转换器
    C、并行比较型A/D转换器
    D、计数型A/D转换器

2、10位D/A转换器的分辨率为
    A、
    B、
    C、
    D、

3、通常用分辨率和转换误差来描述D/A和A/D转换器的
    A、转换速度
    B、转换精度
    C、输出方式
    D、输出数字量

4、在以下A/D转换器中,转换精度最高的是
    A、逐次逼近型A/D转换器
    B、计数型A/D转换器
    C、并行比较型A/D转换器
    D、双积分型A/D转换器

5、有一逐次逼近型8位A/D转换器,若时钟频率为250KHz,则完成一次转换需要的时间为
    A、
    B、
    C、
    D、

6、
    A、
    B、
    C、
    D、

7、
    A、
    B、
    C、
    D、

8、
    A、
    B、
    C、
    D、

9、
    A、
    B、
    C、
    D、

10、双积分式A/D转换器的缺点是
    A、电路复杂
    B、转换时间不固定
    C、对元件稳定性要求较高
    D、转换速度慢

11、A/D转换的工作过程为取样与保持、量化和编码。

12、

13、A/D转换输出的二进制代码位数越多,转换精度越高。

14、A/D和D/A转换器的主要技术参数是分辨率和转换误差。

15、权电阻网络D/A转换器和倒T形电阻网络D/A转换器都属于电流求和型D/A转换器。

16、在A/D转换器中,逐次逼近型A/D转换器的稳定性和抗干扰能力最强。

17、

18、

19、在A/D转换器中,并联比较型A/D转换器属于直接A/D转换器,双积分型A/D转换器属于间接A/D转换器。

20、

第八章 数-模和模-数转换

1、

数字系统与逻辑设计课程期末考试

数字系统与逻辑设计课程期末考试

1、